公众号记得加星标⭐️，第一时间看推送不会错过。
博通今日宣布，已开始交付业界首款基于其3.5D超大尺寸系统级封装（XDSiP）平台打造的2纳米定制计算SoC。3.5D XDSiP是一个成熟的模块化多维堆叠芯片平台，它结合了2.5D技术和采用面对面（F2F）技术的3D集成电路集成。
3.5D XDSiP 是下一代 XPU 的基础。借助 3.5D XDSiP，消费级 AI 客户能够交付最先进的 XPU，其信号密度无与伦比，能效卓越，延迟极低，足以满足千兆瓦级 AI 集群的海量计算需求。博通的 XDSiP 平台支持计算、内存和网络 I/O 在紧凑的外形尺寸内独立扩展，从而实现大规模的高效低功耗计算。
“我们很自豪能够为富士通交付首款 3.5D 定制计算 SoC——这充分证明了我们卓越的执行力和创新能力。”博博通公司ASIC产品事业部高级副总裁兼总经理表示：“自2024年推出3.5D XDSiP平台技术以来，博通博通已扩展其 3.5D 平台功能，以支持面向更广泛客户群的 XPU，这些产品将于 2026 年下半年开始发货。这些进展凸显了博通在提供高复杂度 XPU 方面无可匹敌的技术领先地位，从而助力人工智能领域实现变革性突破。
“博通公司推出的3.5D XDSiP技术标志着先进半导体集成领域的一个变革性里程碑。它将2纳米工艺创新与面对面3D集成相结合，释放出前所未有的计算密度和能效，这对于下一代人工智能和高性能计算至关重要。”富士通高级副总裁兼先进技术开发部负责人表示：“这项突破是富士通FUJITSU-MONAKA计划的关键推动力，该计划旨在提供尖端、高性能、低功耗的处理器。我们高度重视与富士通的战略合作伙伴关系。”博通我相信这项技术将有助于构建一个更具可扩展性和可持续性的AI驱动型社会。
博通3.5D XDSiP解读
随着摩尔定律的推进速度逐渐放缓，芯片尺寸限制了计算能力的提升。这促使业内许多厂商转向多芯片架构。例如，英伟达的Blackwell加速器实际上是由两个GPU芯片通过高速芯片间互连技术融合而成。
AMD 的 MI300 系列更进一步，采用台积电的芯片封装技术（CoWoS），将八个 GPU 芯片堆叠在四个 I/O 芯片上，形成硅三明治结构。
多芯片架构允许使用更小的芯片，从而提高良率。计算芯片和I/O芯片还可以采用不同的工艺节点制造，以优化成本和效率。例如，AMD使用台积电的5nm工艺制造GPU芯片，而使用其较早的6nm工艺制造I/O芯片。
设计这种芯片架构并不容易。因此，博通公司开发了一种本质上是构建多芯片处理器的蓝图，即其 3.5D 超大尺寸系统封装技术 (3.5D XDSiP)。
博通的初始设计与 AMD 的 MI300X 非常相似，但这项技术是开放给任何人授权的。
尽管存在相似之处，但博通在计算芯片与系统其余逻辑的接口方式上略有不同。据称，之前的3.5D封装技术（例如MI300X）采用的是背对背接口，这需要更多的工作来布线硅通孔（TSV），用于在两者之间传输数据和电源。
博通的XDSiP设计采用混合铜键合（HCB）技术，针对芯片间的面对面通信进行了优化。这项技术能够实现芯片间更密集的电气接口。据称，这将显著提高芯片间的互连速度，并缩短信号布线距离。
富士通144核Monaka CPU
富士通在CPU设计领域经验丰富。其基于Arm架构的A64FX处理器助力初代富岳超级计算机在2020年荣登全球500强超级计算机榜首。
Monaka 与之前的处理器截然不同。它不再采用封装内 HBM，而是采用了与 AMD Genoa-X CPU 原理类似的、大量使用 SRAM 的架构。
该平台采用AMD的3D V-Cache技术，将64MB的SRAM芯片堆叠在CPU的计算核心上。在其最高配置下，该CPU拥有超过1GB的L3缓存。
富士通的Monaka芯片也采用了类似的设计，不过这款芯片的目标市场更广泛，面向数据中心。该芯片包含四个2nm工艺的计算芯片，每个芯片有36个Armv9核心，它们将堆叠在数量相同的5nm工艺SRAM芯片之上。这些芯片将通过一个中央I/O和内存芯片互连，该芯片具有12通道DDR5内存和PCIe 6.0接口，并通过硅中介层连接。
直到最近，只有AMD和英特尔拥有制造此类SoC所需的技术。博通计划于2024年推出3.5D XDSiP芯片，试图改变这一现状。
XDSiP 代表 Extreme Dimension System in Package（封装中的极端尺寸系统），是博通公司尝试打造一个标准化平台，用于构建多芯片处理器，其理念与 AMD 的 MI300X 或英特尔的 Ponte Vecchio 类似。
富士通是首批公开采用这项技术的芯片设计公司之一。博通的芯片客户向来对他们授权使用的IP模块讳莫如深。例如，众所周知，谷歌与博通在TPU设计方面密切合作，但谷歌的贡献和博通的贡献之间的界限并不总是很清晰。富士通公开其与博通的合作实属罕见。
话虽如此，我们还需要一段时间才能见到Monaka芯片的实际应用。富士通的路线图显示，这款芯片要到2027年才会发布。
富士通可能是最早采用3.5D XDSiP技术的厂商之一，但Bharadwaj表示，Monaka只是正在研发的大约六款设计之一。Bharadwaj还指出，虽然Monaka是一个CPU平台，但博通公司赢得的XDSiP设计订单中，约有80%是搭载HBM显存的XPU。
该平台于 2024 年发布时，支持最多 12 个 HBM 堆叠的设计。据称，目前超过 12 个堆叠的设计正在开发中，这意味着我们可能在不久的将来看到一些真正意义上的巨型芯片
2027年前卖出100万颗
博通的一位高管周三告诉路透社，该公司预计到 2027 年，基于其堆叠式设计技术，将至少售出 100 万颗芯片。
路透社率先报道了这一预测，该预测标志着博通公司新的产品和销售目标，这可能代表着价值数十亿美元的收入来源。
产品营销副总裁哈里什·巴拉德瓦杰表示，该公司预计将售出的 100 万颗芯片是基于博通公司开发的一种技术，该技术将两颗芯片堆叠在一起，使不同的硅片紧密结合，从而提高数据在芯片间传输的速度。
该公司历经五年不断改进这项技术，如今其首位客户富士通正在制作工程样品以测试该设计。富士通计划于今年晚些时候量产这种堆叠式（或称3D）芯片。
百万芯片的数字包含了富士通芯片之外的几种其他设计。
Bharadwaj 表示，该公司的堆叠式设计使客户能够构建性能更强、能耗更低的芯片，以应对人工智能软件快速增长的计算需求。
“现在，我们几乎所有的客户都在采用这项技术，”他说。
博通通常不自行设计整个人工智能芯片。它与谷歌等公司合作开发张量处理单元 (TPU)，并与 ChatGPT 的开发商OpenAI 合作开发其内部定制处理器。博通的工程师会将早期设计转化为芯片的物理布局，以便台积电等制造商进行生产。
由于与谷歌等公司达成了定制协议，博通的芯片业务实现了显著增长。博通预计，其人工智能芯片收入在第一财季将同比增长一倍，达到82亿美元。
因此，博通已成为英伟达和超微半导体 最重要的竞争对手之一，因为它正竞相生产能够与芯片巨头竞争的硅芯片。
富士通正在将这项新技术应用于数据中心芯片。台积电正在使用其先进的2纳米工艺制造该芯片，并将其与5纳米芯片融合。
企业可以自由组合台积电的制造工艺和博通的技术。台积电在制造过程中会将上下芯片熔合在一起。
博通公司还有几项设计正在研发中，预计将在今年下半年推出两款基于堆叠技术的产品，并在 2027 年推出另外三款产品的样品。
该公司花了大约五年时间研发堆叠芯片技术的基础架构，并测试了各种设计方案，最终开发出商业产品。工程师们正在努力制造最多包含八个堆叠层（每层两颗芯片）的芯片。
（来源：半导体行业观察综合）
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4330期内容，欢迎关注。
加星标⭐️第一时间看推送
求推荐
怀远策略提示：文章来自网络，不代表本站观点。
